台积电预计2023年后半年推出2nm芯片

据台媒透露，台积电2nm研发进度超前，采用全新的多桥通道场效晶体管(MBCFET)架构。业界估计，台积电2nm将在2023下半年推出，有助于其未来持续拿下大单，狠甩三星。

台积电2nm制程研发获重大突破!

据台媒透露，有别于3nm与5nm采用鳍式场效晶体管(FinFET)架构，台积电2nm改采全新的多桥通道场效晶体管(MBCFET)架构，研发进度超前。

根据台积电近年来整个先进制程的布局，业界估计，台积电2nm将在2023下半年推出，有助于其未来持续拿下苹果、辉达等大厂先进制程大单，狠甩三星。

台积电：第一家官宣2nm工艺，研发进度超前

几十年来，半导体行业进步的背后存在着一条金科玉律，即摩尔定律。

摩尔定律表明：每隔 18~24 个月，集成电路上可容纳的元器件数目便会增加一倍，芯片的性能也会随之翻一番。

然而，在摩尔定律放缓甚至失效的今天，全球几大半导体公司依旧在拼命「厮杀」，希望率先拿下制造工艺布局的制高点。

台积电5nm已经量产，3nm预计2022年量产，2nm研发现已经取得重大突破!

去年6月，台积电正式宣布启动2nm工艺的研发。

按照台积电给出的指标显示，2nm工艺是一个重要节点。Metal Track(金属单元高度)和3nm一样维持在5x，同时Gate Pitch(晶体管栅极间距)缩小到30nm，Metal Pitch(金属间距)缩小到20nm，相比于3nm都小了23%。

台积电2nm采用了以环绕式栅极技术(GAA)为基础的MBCFET架构，解决FinFET因制程微缩产生电流控制漏电的物理极限问题。

同时在极紫外光(EUV)微显影技术提升，使台积电研发多年的纳米片(Nano Sheet)堆叠关键技术更为成熟，良率提升进度较预期顺利。

台积电2nm工艺的芯片生产工厂选址在新竹，建设工厂所需的土地目前已经获得。

台积电旗下目前共有13座晶圆厂，其中6座在新竹，分别是12英寸超大晶圆的晶圆十二A厂和晶圆十二B厂，8英寸晶圆的晶圆三厂、晶圆五厂和晶圆八厂，以及6英寸晶圆的晶圆二厂。

除了6座晶圆厂，台积电旗下的4座封测工厂中，先进封测一厂也在新竹科学园区。

FinFET的替代者出现，GAA技术给摩尔定律续命

随着技术的不断演进，工艺节点制程也在不断突破极限。

在现在广泛使用的FinEFT技术提出之前，根据摩尔定律，芯片的工艺节点制程的极限是35nm。

在2011年初，英特尔推出了商业化的FinFEt，他们在22nm的第三代酷睿处理器上第一次使用FinFET工艺。台积电等主要半导体代工企业也已经开始陆续推出自己的 FinFEt。

从2012年起， FinFet已经开始向20mm节点和14nm节点推进。

并且，依托FinEFT技术，芯片工艺节点制程已经发展到7nm，5nm甚至是3nm，也遇到了瓶颈。

FinFET 本身的尺寸已经缩小至极限后，无论是鳍片距离、短沟道效应、还是漏电和材料极限也使得晶体管制造变得岌岌可危，甚至物理结构都无法完成。

而全环绕栅(GAA)是FinFET技术的演进， 沟道由纳米线(nanowire)构成，其四面都被栅极围绕，从而再度增强栅极对沟道的控制能力，有效减少漏电。

与现在的7nm工艺相比，3nm工艺的具体指标表现为：可将核心面积减少45%，功耗降低50%，性能提升35%。

事实上，GAA也只是一个技术代称，台积电的GAA逻辑制程跟三星电子GAA肯定有所不同。

先进制程之争：台积电、三星争得火热，英特尔笑看风云

台积电，与英特尔、三星并称半导体制造业「三巨头」。在芯片制程逐渐缩小的路上，三大巨头你追我赶。

英特尔终于宣布恢复两年的研发周期之时，三星和台积电已经把5nm量产提上了日程，目前公开称有5nm芯片制造能力的只有台积电和三星两家。

台积电在2nm研发上切入全环栅场效应晶体管GAA，其竞争对手三星则早在2年前其揭露3nm技术工艺时，就宣布从FinFET转向GAA，并「大放厥词」：2030年要超过台积电，取得全球芯片代工龙头地位。

这也算是为两家企业2-3nm制程的市场之战吹响了号角。

为了抢在台积电之前完成3nm的研发，三星的芯片制造工艺由5nm直接上升到3nm，4nm则直接跳过。

尽管台积电和三星在2nm-3nm市场你争我夺，但是英特尔却毫不在乎，依然坚持在14nm，10nm制程上的研发。

台积电，三星对最先进制程的追赶，正是想要在世界先进制程领域一决高下。

而目前，台积电2nm工艺取得重大突破，三星恐怕要失望了。

关键词： 2nm芯片 台积电